# Patent Abstracts of Japan

PUBLICATION NUMBER

07245386

**PUBLICATION DATE** 

19-09-95

APPLICATION DATE APPLICATION NUMBER 02-03-94 06032404

APPLICANT: HAMAMATSU PHOTONICS KK;

INVENTOR: YAMAMOTO AKINAGA;


INT.CL.


H01L 27/148 H01L 21/66 H01L 23/00

TITLE

MANUFACTURE OF

SEMICONDUCTOR DEVICE





ABSTRACT:

PURPOSE: To effectively protect a gate insulation film by eliminating breakdown of a gate insulation film due to static electricity by executing a rear process and an assembly process after a bonding pad shortcircuits a metal layer.

CONSTITUTION: A process up to a first layer Al wiring (a surface process) is executed. Then, a second layer AI wiring is executed. All the bonding pads 22 are connected by the second layer Al layer (a shortcircuiting wiring 20 and a second layer metal wiring 24) and a part 24 of 'solid' Al is also used for reinforcement of an area around a ground wiring. Silicon nitride is deposited in a rear of a chip. In the process, a chip surface is inevitably brought into contact with a metal constituting a chamber. Therefore, when grounding of a plasma etcher is poor and a device is in some electric potential, unexpected potential differential is generated between a gate and a substrate in a conventional structure and a gate oxide film is broken. In this example, all the bonding pads 22 are surely shortcircuited by the aluminum wirings 20, 24.

COPYRIGHT: (C)1995,JPO

FP04-0065-00 EP-HP 07. 4.27 istruck recent

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平7-245386

(43)公開日 平成7年(1995)9月19日


(51) Int.Cl. <sup>6</sup> H 0 1 L		識別記号	庁内整理番号	FΙ	技術表示箇所
	21/66 23/00	B B	7630-4M		
	20,00	D	7376-4M	H01L	27/ 14 B
				審査請求	未請求 請求項の数3 OL (全7頁)
(21)出願番号	<b>子</b>	<b>特顧平6-32404</b>		(71)出願人	ONXZ3G43G 浜松ホトニクス株式会社
(22)出願日		平成6年(1994)3月2日			静岡県浜松市市野町1126番地の1
				(72)発明者	村松 雅治 静岡県浜松市市野町1126番地の1 浜松ホ トニクス株式会社内
				(72)発明者	須山 本比呂 静岡県浜松市市野町1126番地の1 浜松ホ トニクス株式会社内
				(72)発明者	山本 晃永 静岡県浜松市市野町1126番地の1 浜松ホ トニクス株式会社内
				(74)代理人	弁理士 長谷川 芳樹 (外3名)

### (54) 【発明の名称】 半導体デバイスの製造方法

## (57)【要約】 (修正有)

【目的】 裏面照射型CCDイメージセンサの製造プロセスを改良する。

【構成】 半導体チップの表面側に光電変換部と電荷転送用の電極を含むCCD部を形成すると共に、このCCD部に接続された複数のポンディングパッドを形成する第1の工程と、半導体チップの表面側に、複数のポンディングパッドを短絡するメタル層を形成する第2の工程と、半導体チップの光電変換部に対応する領域を裏面から薄化する第3の工程と、半導体チップをパッケージにマウントし、パッケージの端子とポンディングパッドをポンディングする第4の工程とポンディングパッドとメタル層の短絡箇所を切断する第5の工程とを備える。ボンディングパッドがメタル層で短絡された後に、裏面プロセスと組み立てプロセスが実行されるので、静電気によりCCD部のゲート酸化膜が破壊されることがない。



#### 【特許請求の範囲】

【請求項1】 半導体チップの表面側に光電変換部と電 荷転送用の電極を含むCCD部を形成すると共に、この CCD部に接続された複数のポンディングパッドを当該 半導体チップの表面側に形成する第1の工程と、

前記半導体チップの表面側に、前記複数のポンディング パッドを短絡するメタル層を形成する第2の工程と、 前記半導体チップの周辺領域に囲まれた少なくとも前記

光電変換部に対応する領域を裏面から薄化する第3の工 积上。

前記半導体チップをパッケージにマウントし、該パッケ ージの端子と前記ポンディングパッドとの間をポンディ ングする第4の工程と前記ポンディングバッドと前記メ タル層の短絡筒所を切断して裏面照射型CCDイメージ センサとする第5の工程とを備えることを特徴とする半 導体デバイスの製造方法。

【請求項2】 半導体チップの表面側に光電変換部と電 荷転送用の電極を含むCCD部を形成すると共に、この CCD部に接続された複数のポンディングパッドを当該 半導体チップの表面側に形成する第1の工程と、

プロープ検査により前配CCD部の良否を前記半導体チ ップごとに判別する第2の工程と、

前記半導体チップの表面側に、前記複数のポンディング パッドを短絡するメタル層を形成する第3の工程と、

前記半導体チップの周辺領域に囲まれた少なくとも前記 光電変換部に対応する領域を裏面から薄化する第4の工 程上.

前記第2の工程で良品とされた前記半導体チップをパッ ケージにマウントし、該バッケージの端子と前記ポンデ ィングパッドとの間をポンディングする第5の工程と前 30 から、アキュームレーションとも言われ、代表的にはP 記ポンディングバッドと前記メタル層の短絡箇所を切断 して裏面照射型CCDイメージセンサとする第6の工程 とを備えることを特徴とする半導体デバイスの製造方 法.

【請求項3】 前記メタル層は前記CCD部を覆うよう に形成することを特徴とする請求項1または2に記載の 半導体デバイスの製造方法

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は半導体デバイスの製造方 40 法に係り、特に詳細には裏面照射型のCCDイメージセ ンサの製造に使用される。

### [0002]

【従来の技術】従来から一般に、埋め込みチャンネル型 CCDの構造は次のようになっている。

【0003】基板としてはP/P・型エピタキシャル成 長ウエファを使用し、このP型エピタキシャル層の中に N型ウェルが形成してある。N型ウェル内にはN・型の リセットドレインとフローティングディフージョンが形

極に与えられると、信号電荷を蓄積したり転送するため のポテンシャル井戸がN型ウェル層に形成される。アウ トプットゲートを通って信号電荷が注入されるフローテ ィングディフージョンは川カFETのゲートに接続され ており、信号電荷はインピーダンス変換されて出力され る。信号読みだしが終了するとリセットゲートがオン し、フローティングディフージョンはリセットされる。

【0004】ところで、UV光、軟X線、電子線入力に 対して感度を有するイメージセンサには、裏面入射型C 10 CDが用いられる。即ち、UV光, 軟X線、電子線は吸 収係数が大きいので、ポリシリコン電極等の邪魔になる ものが人射面に無いCCD、つまりCCD形成面の裏面 から入射を行う裏而入射型CCDが好適である。但し、 通常のシリコン基板の厚みは400~500μmあるの で、そのままでは裏面入射には使えない。そこで、シリ コン基板をメカニカル又はケミカルに薄形化している。 図1は、薄形化したCCDの断面模型図をあらわしてい る。P型エピタキシャル成長層1上にはN型ウェル層2 が形成され、その上にゲート酸化膜17が形成されてい 20 る。そして、その上に転送電極15に連なるポリシリコ ン電極16が形成されている。このようなチップは、光 電変換部において裏面から薄化され、裏面にはSiOz からなる裏面入射面酸化膜18が形成されている。

【0005】更に、図1の構造において、裏面の入射面 付近で生じた信号電荷が、CCDのポテンシャル井戸の 方向に移動しやすくなるような、いわゆるピルトインボ テンシャル(内部電界)を裏面の入射面に形成する必要 がある。この作業はいわゆる活性化と呼ばれるものであ り、P型シリコンの裏面入射面に正孔を蓄積させること 型シリコンに対してはポロン原子をイオン注入すること で達成される。図2はこれを説明しており、図中の点線 は裏面入射面に活性化プロセスを施していない場合であ り、裏面入射面付近で生じた信号電荷は、むしろ裏面入 射面酸化膜18側に押しやられるようなビルトインポテ ンシャルが形成されている。 図2の実線はボロンはイオ ン注人して良好なピルトインポテンシャルを形成した場 合であり、裏面入射面付近で生じた信号電荷も、CCD のポテンシャル井戸21の方向に移動しやすくなってい る。

【0006】上記のようなCCDイメージセンサを製造 するための具体的な裏面プロセスは、従来は以下のよう に行われている。

【0007】まず、A1配線まで含めた通常のCCDを 作るプロセス(表面プロセス)を終了し、プローブ検査 で良品チップか否かを判定する。次に、裏面にシリコン 窒化膜をデポジションし、このシリコン窒化膜はケミカ ルエッチング液のマスクとする。そこで、エッチング時 にチップの周辺部がフレーム状に厚く残るように、周辺 成されている。転送クロックがゲート酸化膜上の転送電 50 部のシリコン窒化膜を残して、他の部分のシリコン窒化 膜をプラズマエッチングする。そして、CCDが形成し てあるシリコンの裏面を、シリコン窒化膜をマスクとし てケミカルエッチングする。

3

【0008】次に、裏面すなわち入射面に、シリコン酸 化膜をプラズマCVDでデポジションする。 このシリコ ン酸化膜は、イオン注入のためのパッファー膜、及び反 射防止膜として機能する。そして、ポロンのイオン注入 を行い、イオン注入原子の活性化を行う。

[0009]次に、上記のようにしてCCDが形成され たウエファを、ダイシングテープに張り付ける。そし 10 から後のプロセスに至るまでの間で、静電気によるゲー て、フルカットのダイシングを行ない、このようにして 分割されたCCDイメージセンサのチップを、セラミッ クパッケージに組み付ける。そして、ワイヤーポンディ ングを行い、プローブ検査を行う。

#### [0010]

【発明が解決しようとする課題】以上に示したように、 裏面入射型CCD製造の裏面プロセスでは、ゲート酸化 膜が形成してあるCCD表面を他の物体に接触させて処 理することも必要とされ、このためゲート酸化膜が静電 いて、裏面のケミカルエッチングからワイヤポンディン グまでの工程は、CCDが形成してある面(すなわちゲ ート酸化膜がある面)を下にして置いたり、CCDが形 成してある面を他の物体の張り付けたりするので、ゲー ト酸化膜の破壊が生じやすい工程である。

【0011】このようにプロセス中で生じる静電破壊を 防ぐため、従来からいくつかの方法が提唱されている。 特開昭61-121080号に於いては、各電極配線を 相互接続しておき、最終プロセスで相互接続を切り放す ことで破壊を防止する方法が記されている。また特開昭 30 63-157471号に於いては、ゲート電極に接続さ れているポリシリコン配線は、基板または保護ダイオー ドに接続することとされており、やはり最終プロセスで 切り放すことで破壊を防止するという方法が記されてい

【0012】ただし、これらの方法は、素子構造が簡単 で高歩留まりが期待できるデバイスの製造プロセスにし か適用できない。たとえば組み立て終了後に、短絡箇所 や保護回路に接続されていた余分な配線を切り放し、検 査を行うとすれば、チップ良否の判定がされる前である 40 から、チップの全数を組み立てる必要がでてくる。この 時、もしチップの歩留まりが低いと、全工程の終了後に 不良品として捨てるべきものが増えるわけで、大変に効 率が悪い。

【0013】一方、良品チップだけをイメージセンサと して組み立てるためには、組み立て前にプローブ検査を 行い、チップの良否の判定を行わなくてはいけない。従 って、この様な手順を踏んだ場合には、その後の作業で あるダイシングや組み立て作業中に起こる静電破壊を防 ぐことはできない。

【0014】以上より、すでに関示されている従来の方 法では、製造上の歩留まりが高いと期待される通常の半 導体素子にしか適応できず、CCDイメージセンサにお いて、ましてや製造上の歩留まりの低い裏面照射型CC Dイメージセンサにおいて、前述した静電破壊対策を使 用するのは困難である。

【0015】本発明は、ゲート構造を持つCCD(特に 裏面入射型 CCD) の製造プロセスにおいて、裏面プロ セスから組立工程に至るまで、つまりメタル配線終了時 ト絶縁膜の破壊を無くし、ゲート絶縁膜を有効に保護す ることにより取り扱いの容易さ及び歩留まりを向上さ せ、又組み立てに関わるコストを最小限に抑えられる製 造方法を提供する事を目的とする。

#### [0016]

【課題を解決するための手段】本発明に係る半導体デバ イスの製造方法は、半導体チップの表面側に光電変換部 と電荷転送用の電極を含むCCD部を形成すると共に、 このCCD部に接続された複数のポンディングパッドを **破壊されることがよくあった。特に上記のプロセスにお 20 形成する第1の工程と、半導体チップの表面側に、複数** のポンディングパッドを短絡するメタル層を形成する第 2の工程と、半導体チップの周辺領域に囲まれた少なく とも光電変換部に対応する領域を裏面から薄化する第3 のT程と、半導体チップをパッケージにマウントし、該 パッケージの端又とポンディングパッドとの間をポンデ ィングする第4の工程とポンディングパッドとメタル層 の短絡箇所を切断して裏面照射型CCDイメージセンサ とする第5の工程とを備えることを特徴とする。

> [0017] なお、上記第1工程の後にプローブ検査で チップごとにCCDの良否を判別することとし、その 後、良品のチップのみについてパッケージにマウントす るための後工程をなしてもよい。

### [0018]

【作用】本発明によれば、ポンディングパッドがメタル 層で短絡された後に、裏面プロセスと組み立てプロセス が実行されるので、静電気によりCCD部のゲート酸化 膜が破壊されることがない。また、メタル層によるポン ディングパッドの短絡の前にプローブ検査をすること で、良品チップのみについてパッケージへの組み立てエ 程を実行できる。さらに、メタル層でCCD部を覆うよ うにすると、電磁波シールド等によってローノイズ化が 可能になる。

### [0019]

【実施例】具体的な実施例の説明に先立ち、本発明の概 要と原理について、簡単に説明する。

【0020】まず、プロセス中にCCDを構成するゲー ト酸化膜が破壊されるのを避けるのに一番効果的で、し ・かも簡単に実施できる方法は、CCDチップ上のポンデ ィングパッドを全て短絡しておくことである。しかし、

50 全てを短絡しなくても、たとえば特定のバッドを選択的

に短絡することでも、ゲート酸化膜の破壊防止いう目的 が達せられるのは当然である。

【0021】一方、チップに分割した後のイメージセン サの組み立て作業は、良品チップのみについて行うよう にしたい。なぜなら、イメージセンサの組み立て材料で あるセラミックパッケージはコスト高であり、組み立て のための人件費は非常に高いからである。このため、C CDが完成した段階でプローブ検査を行うようにした い。それには、一層目のメタル配線が終了した状態でC り、その段階でプローブ検査を行い、チップの良否の判 定を行っておき、その後に二層目のメタル配線プロセス を進めるという方法がよい。

【0022】従って、二層目のメタル層はゲートプロテ クション(ゲート酸化膜の保護)のために用いられ、こ のためポンディングパッドを全て短絡することのできる マスクである。

【0023】更に、この二層目のメタル層は、ポンディ ングパッドより内側のチップ面を全て、いわゆる「ペ ジセンサは計測用途であるので、究極のローノイズ特性 が要求される。この時、CCDチップ内に於いてグラン ド配線が細いと、電流が流れることによって電位勾配が 生じ、出力信号にノイズとして乗ってくる。従って、計 測用でローノイズが必要な裏面入射型CCDでは、太い AI配線が必要であり、いわゆる「ペタ」層はこの目的 にかなっている。

【0024】更に、CCD部分を「ベタ」メタルとして グランドに落としておけば、外部から入ってくる電磁波 る。また、受光部(CCD部分)を「ベタ」メタルで覆 ってしまっても、裏面入射型CCDイメージセンサで は、文字どおり裏面から入射を行うので邪魔にならな

【0025】ところで裏面入射型CCDイメージセンサ に於いて、グランド回りの強化を一層目のA1配線で行 うのは困難である。なぜならば、一層目のA!配線はす でにクロックラインや電源ライン等に用いられており、 グランド回りの強化に使用することはできない。従って 裏面入射型CCDでは、グランド回りの強化のために、 二層目のAl配線(メタル層)はどうしても必要であ り、二層目Al配線でポンディングパッド間の短絡を行 ったとしても、新たなプロセスは増えない。

【0026】本発明は、上記のような着想と原理にもと づきなされた。次に、図面に従い、一実施例のプロセス を説明する。

【0027】まず、一層目A1配線までのプロセス(表 面プロセス)を行う。この段階でCCDは動作可能であ る。埋め込みチャンネル型CCDの場合の平面構造は図 3のようになっており、その出力部周辺の断面構造は、

図4の様になっている。なお、図3と同じ部分には同じ 符号がつけられている。この構造と動作を簡単に説明す る。基板としてはP/P・型エピタキシャル成長ウエフ ァを使用し、このP型エピタキシャル層1の中にN型ウ ニル2が形成してある。動作時には、P型エピタキシャ ル層1がグランドレベルとされ、N型ウェル層2には+ 12 Vが与えられている。N型ウェル2内にはN・型拡 散層3、4が形成され、それぞれリセットドレイン、フ ローティングディフージョンと呼ばれる。通常の駆動で CDとしての動作は可能であるように設計が成されてお 10 は、転送クロックは 0 V~+12 Vの振幅とされ、転送 電極5, 6, 7に与えられる。転送クロックがハイレベ ルの状態では、ゲート酸化膜を介して電圧がN型ウェル **周2に加えられ、信号電荷を蓄積したり転送するため** の、いわゆるポテンシャル井戸が形成される。アウトプ ットゲート8には+7Vの直流電圧が与えられ、このア ウトプットゲート8を通って信号電荷はフローティング ディフージョン4に注入される。フローティングディフ - ジョン4は負荷抵抗12に接続された出力FETのゲ ート13に接続されており、信号電荷はインピーダンス タ」で覆ってしまっても良い。裏面入射型CCDイメー 20 変換されて出力される。なお、ソースフォロワー回路の ドレイン電極11には+15 Vが与えられる。信号読み だしが終了すると、リセットゲート電極9に正パルスが 加えられてリセットゲート 9 がオンし、フローティング ディフージョン4はリセットドレイン電圧である+12 Vにリセットされる。

6

【0028】次に、図5 (a), (b) に示すように、 CCDチップのポンディングパッド22にプローブ23 を当て、プローブ検査を行ない、CCDとしての動作が 正常か否かの判定をする。なお、図5 (a) の平面構造 を有効にカットでき、ローノイズCCDが実現可能にな 30 は図3と同じであり、図5 (b) はその断面模式図なの で説明を省略する。

> 【0029】次に、図6(a), (b)の様に、2層目 A I 配線を行う。尚、この2層目A I 層(短絡用配線2 0,2層目メタル配線24)でポンディングバッド22 は全て接続され、更に「ベタ」AIの部分24は後にグ ランド配線回りの強化にも使用される。

【0030】次に、チップの裏面に窒化シリコンをデボ ジションする。室化シリコン膜はシリコンケミカルエッ チング時のマスクである。尚、ここで裏面にシリコン窒 40 化膜をデポジションするためには、どうしてもゲート酸 化膜のあるチップ表面がプラズマエッチャーのチャンバ ーを構成する金属に接触させられる。このため、プラズ マエッチャーの接地が悪く装置が何等かの電位にあった り、スピンドライ直後でCCDが形成してあるシリコン ウエファが帯電していたりすると、従来構造では、ゲー ト・基板間やゲート・ドレイン (ソース) 間に思わぬ電 位差が生じ、ゲート酸化膜を破壊した。しかし、本実施 例の構造では、すべてのポンディングパッド22間はア ルミニウム配線20,24で確実に短絡されているの 50 で、ゲート酸化膜に電位差が生じることが無く、従って

破壊することも無い。

【0031】更に次の工程で、チップの裏面の周辺部 は、中央の神化部の保護の為にフレーム状に厚いまま残 す必要がある。そこで、フレーム状に残すチップ周辺部 分の窒化シリコン膜(マスク)は残したままとし、光な どの入射部になるチップの裏面中央部分はシリコン窒化 膜を除去する。このため、プラズマエッチャー内で、こ のチップ中央部分のエッチングが行われる。この時、従 来の方法では、前述と同じ理由によりゲート酸化膜が静 電気で破壊されることがあったが、本発明ではポンディ 10 してもよい。 ングパッド22間を短絡しておくことによって、ゲート 酸化膜の破壊を防ぐことができるようになった。

【0032】次に、CCDチップの裏面のケミカルエッ チングを行なう。すなわち、通常のシリコン基板の厚み は400~500μmあるので、そのままでは裏面入射 には使えず、裏面の入射面付近で発生した信号電荷の移 動距離を短くして信号電荷の再結合を少なくし、又横方 向の信号電荷の拡散を抑えて解像度を低下させないこと が大切である。そこで、シリコン基板をメカニカル又は ケミカルに蒋形化して、裏面入射面から表面CCDのポ 20 して、最終検査を行う。 テンシャル井戸までの距離を、およそ15~20μmと している。所定の厚みまでエッチングできたら、ポロン イオン注入のためのパッファー酸化膜をプラズマCVD でデポジションする。このパッファ酸化膜は後に反射防 止膜としても使用される。

【0033】次に、裏面入射面にポロンをイオン注入す る。そして注入原子の活性化を行う。 CCDにはすでに A | 配線が施してあるので、A | の融点以下の熱処理が 必要であり、具体的には500℃以下である。但し、こ ン注入後に低温電気炉アニールを行う場合を説明してあ り、他にイオン注入後にエキシマレーザーアニールを行 う、またはワイドパンドギャップ半導体材料を薄くデボ - ジションするなどの方法が適用可能である。この工程が いわゆるアキュムレーションであり、ポロン注入による ビルトインポテンシャルによって、信号電荷がCCDの 方向に移動しやすくなる。

【0034】次に、CCDが形成してあるウエハを、ダ イシングテープに張り付ける。この工程でもCCDを形 成するゲート酸化膜が、すでに帯電している可能性があ 40 るダイシングテープに接触されるが、ボンディングパッ ド22を短絡しておくことによって、ゲート酸化膜の破 壊を防ぐことができる。

[0035] 次に、ウエハのダイシングを行う。従来構 造のダイシングでは、超純水の吹き付けによる帯電か ら、ゲート酸化膜が破壊するのを防ぐ為、やむをえず水 量を落とし、そのためCCDチップがダイシングの切り くずで汚れてしまうこともあった。しかし本発明のよう に、ポンディングパッド間を短絡しておくことによっ て、ゲート酸化膜の破壊を防ぐことができるので、抵抗 50 ···N\* 型拡散層(リセット・ドレイン)、4···N\* 型拡

率が十分に高い超純水を、チップが汚れないような流量 でもって使用することが可能である。

【0036】次に、ダイシングされたCCDチップを図 7 (a), (b) のようにセラミックパッケージ28に 組み込み、ワイヤー26によってチップのポンディング パッド22とパッケージ28の端子29の間のワイヤー ボンディングを行う。この段階では、まだ各ボンディン グパッド22は短絡されたままである。なお、ワイヤボ ンディングに限らず、例えばバンプポンディングを採用

【0037】次に、レーザーカッターでポンディングパ ッド22を短絡しているAI配線20を切断する。この 作業後、再び各ポンディングパッド22は電気的に独立 になり、CCDは動作可能になる。同時にゲート酸化膜 の静電破壊を保護する機能も失われるが、もはや全ての プロセスは終了しているので問題ない。図8 (a),

(b) が、短絡部をカットした後の状態(27がその部 分)を示している。2周目A1の他の部分24はそのま ま残し、CCDのグランドラインとして使用される。そ

[0038]

【発明の効果】以上に示したように、裏面プロセスが始 まる前に一度プロープ検査を行い、チップの良否の判定 を行い、その後各ポンディングパッド間を金属配線を利 用して接続しておけば、CCDゲート酸化膜が帯電物に 接触しても、ゲート酸化膜には電圧が加わらないので、 ゲート酸化膜が破壊することは無い。そしてすべてのブ ロセスが終了した後、良品チップだけを組み立てし、最 後にレーザーカッターを用いて、前述した配線を切断 こではアキュムレーションのための裏面活性化は、イオ 30 し、CCDとして動作できるようにする。例えば配線材 料が一番良く用いられるAlならば、YAGレーザーカ ッター (1.06μm) で1パルス照射すれば十分に切 断可能である。このようなプロセスを経ることで、CC Dが正常に動作できる良品チップだけを組み立てでき、 更に裏面プロセスや組み立てプロセス時に於いては、静 電破壊から保護が成されているので、不良チップを新た に発生することはなく、裏面人射型CCDの組み立てコ ストの低減及び歩留まり向上が可能になった。

【図面の簡単な説明】

- 【図1】 裏面入射型チップの断面図。
- 【図2】アキュムレーションを説明する図。
- 【図3】裏面入射型チップの平面図。
- 【図4】図3のチップの出力部の構成図。
- 【図5】プローブ検査の説明図。
- 【図6】 ポンディングパッド短絡の説明図。
- 【図7】 パッケージへのマウントの説明図。
- [図8] 短絡部の切断の説明図。

【符号の説明】


1…P型エピタキシャル成長層、2…N型ウェル層、3

9

散層(フローティング・ディフージョン)、5,6,7 …転送電極、8…アウトブットゲート、9…リセットゲート、10…リセットドレイン、11…フローティング・ディフージョン電極、12…負荷抵抗、13…ゲート、14…ポンディングパッド間の短絡、15…転送電極、16…ポリシリコン電極、17…ゲート酸化膜、1

8…裏面人射面酸化膜、19…ポンディングパッド間の 短絡、20…短落用配線、21…CCDポテンシャル井 戸、22…ポンディングパッド、23…プローブ、24 …2層目メタル配線、25…層間絶縁層、26…ポンディングされたワイヤ、27…配線の切断、28…セラミ ックパッケージ。

10



**∤2**B

